崗位職責：1.負責FPGA邏輯設計、仿真、綜合、時序分析及調(diào)試，完成FPGA模塊的設計與實現(xiàn)。2.根據(jù)項目需求，進行接口設計、數(shù)據(jù)處理等FPGA開發(fā)工作。3.編寫和優(yōu)化RTL代碼（Verilog/VHDL），確保代碼的可讀性、可維護性和可重用性。4.參與硬件系統(tǒng)的集成與調(diào)試，解決FPGA與外圍電路的協(xié)同工作問題。5.負責FPGA與ARM的接口設計與調(diào)試。6.編寫設計文檔、測試報告、用戶手冊等技術文檔，維護和更新FPGA設計相關文檔。7.與硬件、軟件工程師協(xié)作，參與項目需求分析、技術方案制定及項目進度跟蹤。任職資格：1. 教育背景：電子工程、通信工程、計算機科學、自動化等相關專業(yè)本科及以上學歷。2.工作經(jīng)驗：2年以上FPGA開發(fā)經(jīng)驗，具備獨立完成FPGA設計開發(fā)的能力，有大規(guī)模FPGA項目經(jīng)驗者優(yōu)先。3. 技術技能：①熟練掌握Verilog或VHDL硬件描述語言。②熟悉FPGA開發(fā)工具（如Xilinx Vivado等）及設計流程。③ 熟悉時序分析、跨時鐘域、資源優(yōu)化等FPGA設計關鍵技術。④具備良好的數(shù)字電路設計基礎，熟悉常見通信協(xié)議（如TDM、Ethernet、DDR、USB等）者優(yōu)先。4. 問題解決能力：具備較強的邏輯分析能力和問題解決能力，能夠獨立分析和解決FPGA設計中的復雜問題。5. 團隊合作與溝通能力：具備良好的團隊合作精神，能夠與團隊成員有效溝通，推動項目進展。6. 加分項：① 有紫光同創(chuàng)FPGA開發(fā)經(jīng)驗者優(yōu)先。②有ASIC設計經(jīng)驗者優(yōu)先。③熟悉高級綜合工具（如HLS）者優(yōu)先。④有FPGA原型驗證經(jīng)驗者優(yōu)先。

湖南康通電子股份有限公司成立時間：2001年屬性：智能科技高新技術企業(yè)湖南名牌企業(yè)國家專精特新小巨人企業(yè)兩個階段性目標：IPO+先進技術產(chǎn)業(yè)園（2023年8月26日已封頂）三大階段：0-1（發(fā)明IP廣播、云廣播，成為公共廣播界隱形冠軍）、1-2（做成了應急廣播，成為應急廣播領域排頭兵）、2-3（單一信息時代廣播業(yè)務向時代多場景業(yè)務發(fā)展-智能科技）四大產(chǎn)業(yè)：智能視聽、智能物聯(lián)、智能裝備、智能健康五大文化：家文化、學校文化、軍隊文化、合伙人文化、奮斗者文化一群人，一個康通夢，把康通打造成夢想驅(qū)動的可持續(xù)創(chuàng)新發(fā)展的事業(yè)大家庭。