1. 負(fù)責(zé)55nm邏輯工藝平臺(tái)新產(chǎn)品BEOL整套工藝開發(fā), 包括定義設(shè)計(jì)規(guī)則、工藝流程，協(xié)同器件工程師制定工藝和器件參數(shù)目標(biāo)；2. 根據(jù)工藝流程開發(fā)需求設(shè)計(jì)相關(guān)制程的測(cè)試結(jié)構(gòu)，分析測(cè)試結(jié)構(gòu)的電性并提出優(yōu)化改善工藝方案；3. 與模塊工藝工程師等部門合作，完成制程工藝開發(fā)、調(diào)試、改善及維護(hù)，不斷優(yōu)化工藝流程，改進(jìn)工藝線質(zhì)量，維護(hù)工藝線穩(wěn)定； 4. 作為BEOL process loop owner 對(duì) related issue solving， WAT analysis， Defect improve， CP yield improve， Reliability improve。5. 作為L(zhǎng)ot owner，及時(shí)處理或者聯(lián)系相應(yīng)的制程Team處理線上出現(xiàn)的任何異常（Inline abnormal），保證WAT測(cè)試的各項(xiàng)參數(shù)結(jié)果on target并且穩(wěn)定，維持產(chǎn)品CP穩(wěn)定以及持續(xù)提升；6. 負(fù)責(zé) TQV device learning cycle lot handle handle， Process & WAT report analysis 等工作。 能力要求：1. 微電子、半導(dǎo)體物理、材料等相關(guān)專業(yè)碩士及以上學(xué)歷；2. 熟悉集成電路制造工藝流程，尤其是邏輯制程；3. 三年及以上的PIE或者55nm及以下制程的Litho / Etch / CVD / PVD / CMP的研發(fā)經(jīng)驗(yàn)，有Cu互聯(lián)經(jīng)驗(yàn)背景為佳；4. 熟練使用常規(guī)的辦公軟件、數(shù)據(jù)分析和管理軟件，及主流的版圖設(shè)計(jì)軟件；5. 具備較強(qiáng)的抗壓能力以及邏輯分析能力；6. 具備良好的人際溝通能力和跨組織協(xié)調(diào)執(zhí)行能力，良好的團(tuán)隊(duì)合作精神。

奕瑞影像科技（合肥）有限公司是科創(chuàng)板上市公司上海奕瑞光電子科技股份有限公司（688301） 的全資子公司，2022年7月在安徽省合肥市新站高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)合肥綜合保稅區(qū)內(nèi)注冊(cè)成立，擬投資建立產(chǎn)業(yè)園，包括建設(shè)全球首條CMOS工藝的下一代數(shù)字化X光傳感器等子項(xiàng)目。