共為您找到 職位
-
企
上崗條件：1、熟悉Verilog編程語(yǔ)言，具有良好的編程經(jīng)驗(yàn)；2、具有l(wèi)attice系列或altera系列芯片的開(kāi)發(fā)設(shè)計(jì)經(jīng)驗(yàn)；3、至少會(huì)一種PCB設(shè)計(jì)開(kāi)發(fā)軟件；4、2年以上Verilog編程經(jīng)驗(yàn)者優(yōu)先；5、有板卡設(shè)計(jì)、機(jī)器視覺(jué)系統(tǒng)信號(hào)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；6、有強(qiáng)烈的責(zé)任心、...
-
企
FPGA邏輯工程師
10-24萬(wàn) | 北京市 | 本科 | 1-3年
發(fā)布于：2023-11-30 | 投遞后：10天內(nèi)反饋
1、211院校本科以上學(xué)歷，電子或通信類專業(yè)，碩士?jī)?yōu)先。2、有兩年以上工作經(jīng)驗(yàn)和扎實(shí)的數(shù)字電路基礎(chǔ)，具有豐富項(xiàng)目實(shí)踐經(jīng)驗(yàn)。3、能熟練使用VHDL或verilog硬件描棕語(yǔ)言及相關(guān)開(kāi)發(fā)調(diào)試工具,能夠獨(dú)立完成FPGA/DSP開(kāi)發(fā)及驗(yàn)證工作.4、熟l練掌握XILINX和Alt...
-
企
FPGA工程師
28-70萬(wàn) | 北京市 | 本科 | 1-3年
發(fā)布于：2023-11-30 | 投遞后：10天內(nèi)反饋
職責(zé)描述：1. 負(fù)責(zé)Xilinx FPGA ZynqMP相關(guān)技術(shù)開(kāi)發(fā)，實(shí)現(xiàn)Camera MIPI、VDMA、HDMI等底層驅(qū)動(dòng)；2. 負(fù)責(zé)圖像預(yù)處理在FPGA中實(shí)現(xiàn)，包括格式轉(zhuǎn)換、去噪、濾波、插值、裁剪等工作；3. 移植CNN深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)，并進(jìn)行優(yōu)化；4. 使用SP...
-
企
工作職責(zé)：1、負(fù)責(zé)光電信號(hào)采集、傳輸和處理等的FPGA模塊程序開(kāi)發(fā)設(shè)計(jì)工作；2、負(fù)責(zé)FPGA代碼編寫及工藝文件編寫；3、負(fù)責(zé)FPGA技術(shù)模塊驗(yàn)證方案編寫；4、負(fù)責(zé)FPGA技術(shù)模塊在產(chǎn)質(zhì)量問(wèn)題跟蹤與改進(jìn)。任職要求：1、通信、電子、電氣、自動(dòng)化、測(cè)控、計(jì)算機(jī)軟件等相關(guān)專業(yè)2...
-
企
崗位職責(zé)：1、負(fù)責(zé)影像探測(cè)器等方面的FPGA模塊開(kāi)發(fā)；2、負(fù)責(zé)FPGA模塊設(shè)計(jì)文檔、接口文檔及仿真測(cè)試文檔的編寫；3、負(fù)責(zé)部分FPGA相關(guān)的硬件設(shè)計(jì)、RTL代碼及仿真測(cè)試向量的編寫；4、負(fù)責(zé)各測(cè)試階段中FPGA方面的測(cè)試和支持；5、已有設(shè)備的技術(shù)支持。任職要求：1. 本...
-
企
職責(zé)描述：1.基于FPGA的基因數(shù)據(jù)處理算法的設(shè)計(jì)實(shí)現(xiàn)，負(fù)責(zé)FPGA硬件代碼的編寫、模塊設(shè)計(jì)以及仿真驗(yàn)證；2.對(duì)待加速的算法進(jìn)行需求分析，制定滿足性能指標(biāo)的加速設(shè)計(jì)方案，構(gòu)建加速平臺(tái)，實(shí)現(xiàn)待加速算法的FPGA設(shè)計(jì)；3.開(kāi)展待加速的算法的實(shí)現(xiàn)功能的驗(yàn)證與后期維護(hù)，分析并解...
-
企
職責(zé)描述：1.根據(jù)算法或需求文檔，完成基于FPGA的數(shù)字信號(hào)處理代碼開(kāi)發(fā)和驗(yàn)證；2.信號(hào)處理板的接口的調(diào)試和測(cè)試；3.與軟件工程師配合完成系統(tǒng)調(diào)試。任職要求：1.3年以上相關(guān)工作經(jīng)驗(yàn)；2.精通verilog代碼coding和FPGA開(kāi)發(fā)，尤其是算法到FPGA硬件的實(shí)現(xiàn)；...
-
企
崗位職責(zé)：1.設(shè)計(jì)符合項(xiàng)目質(zhì)量要求的邏輯架構(gòu)和邏輯代碼，完成邏輯代碼的調(diào)試、測(cè)試；2.分析定位并解決測(cè)試和生產(chǎn)中發(fā)生的相關(guān)邏輯問(wèn)題，并對(duì)邏輯開(kāi)發(fā)項(xiàng)目進(jìn)行總結(jié)，按要求輸出相關(guān)項(xiàng)目文檔；3.按照公司要求完成邏輯相關(guān)技術(shù)，包括傳感器應(yīng)用技術(shù)研究工作，并按要求輸出研究成果。任職...
-
企
FPGA硬件工程師
10-14萬(wàn) | 合肥市 | 本科 | 1年以下
發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、根據(jù)研發(fā)需求，完成FPGA器件選型、方案設(shè)計(jì)、邏輯設(shè)計(jì)、仿真和調(diào)試；2、參與完成射頻控制系統(tǒng)的聯(lián)合調(diào)試；3、撰寫所負(fù)責(zé)系統(tǒng)的設(shè)計(jì)文檔、測(cè)試文檔及說(shuō)明文檔等。任職要求：1、通信工程等相關(guān)專業(yè)；2、熟悉a或Xilinx器件，熟練掌握VerilogHDL編程語(yǔ)言...
-
企
FPGA工程師
12-18萬(wàn) | 青島市 | 本科 | 1-3年
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
職位描述：1、參與雙目立體視覺(jué)技術(shù)相關(guān)產(chǎn)品中的FPGA開(kāi)發(fā)工作；2、按照項(xiàng)目需求，完成給定FPGA工程的設(shè)計(jì)、開(kāi)發(fā)、測(cè)試和優(yōu)化；3、編寫所負(fù)責(zé)的研發(fā)工作中的相關(guān)設(shè)計(jì)文檔和說(shuō)明性材料。招聘要求： 1、學(xué)歷： 本科及以上學(xué)歷，碩士、博士?jī)?yōu)先考慮；2、專業(yè)： 電子信息和通信工...
-
企
招聘單位：深圳市迪威視訊股份有限公司招聘職位：FPGA工程師 （視訊產(chǎn)品部） 工作職責(zé)：1. 參與研發(fā)項(xiàng)目的立項(xiàng),系統(tǒng)架構(gòu)及方案制定；2. 分解系統(tǒng)需求，負(fù)責(zé)FPGA需求分解、設(shè)計(jì)、驗(yàn)證；3. Verilog/VHDL代碼編寫、仿真、時(shí)序約束/分析；4. 編寫相...
-
企
FPGA硬件工程師
10-19萬(wàn) | 北京市 | 本科 | 1年以下
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
上崗條件：1、熟悉Verilog編程語(yǔ)言，具有良好的編程經(jīng)驗(yàn)；2、具有l(wèi)attice系列或altera系列芯片的開(kāi)發(fā)設(shè)計(jì)經(jīng)驗(yàn)；3、至少會(huì)一種PCB設(shè)計(jì)開(kāi)發(fā)軟件；4、2年以上Verilog編程經(jīng)驗(yàn)者優(yōu)先；5、有板卡設(shè)計(jì)、機(jī)器視覺(jué)系統(tǒng)信號(hào)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；6、有強(qiáng)烈的責(zé)任心、...
-
企
職位描述：1、與市場(chǎng)人員或客戶進(jìn)行溝通，對(duì)驅(qū)動(dòng)、底軟的功能和接口定義進(jìn)行規(guī)劃；2、開(kāi)發(fā)FPGA上的驅(qū)動(dòng)及底軟，主要涉及高速總線/網(wǎng)絡(luò)協(xié)議的配置、調(diào)試和封裝；2、承擔(dān)SoC的硬件設(shè)計(jì)和通信協(xié)議開(kāi)發(fā)、封裝；3、參與客戶現(xiàn)場(chǎng)的調(diào)試工作，對(duì)調(diào)試現(xiàn)場(chǎng)出現(xiàn)的問(wèn)題能夠進(jìn)行總結(jié)，并向客...
-
企
FPGA工程師
10-18萬(wàn) | 上海市 | 本科 | 1年以下
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
崗位要求：1、微電子、電子工程、通信及相關(guān)專業(yè)本科或以上學(xué)歷2、精通C/C++/Verilog HDL，熟悉常用開(kāi)發(fā)和軟件仿真工具3、熟悉a/Xilinx/Lattice器件，熟悉Quartus/ISE、Modelsim、Synplify等相關(guān)開(kāi)發(fā)、仿真、綜合軟件；4、...
-
企
職位描述：1.負(fù)責(zé)在FPGA平臺(tái)上實(shí)現(xiàn)/優(yōu)化基于神經(jīng)網(wǎng)絡(luò)的自動(dòng)駕駛模塊任職要求：1.具有3年以上FPGA平臺(tái)開(kāi)發(fā)經(jīng)驗(yàn)2.具有FPGA平臺(tái)數(shù)值運(yùn)算庫(kù)的開(kāi)發(fā)和優(yōu)化經(jīng)驗(yàn)3.對(duì)于機(jī)器學(xué)習(xí)/模式識(shí)別/神經(jīng)網(wǎng)絡(luò)有基本的了解
-
企
職責(zé)描述：1. 起草FPGA設(shè)計(jì)的策略，規(guī)范和開(kāi)發(fā)計(jì)劃；2. 開(kāi)發(fā)FPGA驗(yàn)證環(huán)境和測(cè)試用例；3. 完成從ASIC到FPGA的RTL代碼轉(zhuǎn)換、驗(yàn)證和集成工作；4. 參與FPGA系統(tǒng)調(diào)試；5. 跟進(jìn)FPGA原型驗(yàn)證方法學(xué)的演進(jìn)，參與設(shè)計(jì)完善FPGA設(shè)計(jì)流程。任職要求：1....
-
企
FPGA固件工程師
36-43萬(wàn) | 北京市 | 本科 | 1-3年
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
工作職責(zé)包括(但不限于)：1. 負(fù)責(zé)FPGA模塊的固件設(shè)計(jì)、編程、仿真、調(diào)試、優(yōu)化；2. 根據(jù)項(xiàng)目需求進(jìn)行FPGA的時(shí)序設(shè)計(jì)和分析，測(cè)試、維護(hù)已有邏輯。3. 按照醫(yī)療器械的設(shè)計(jì)規(guī)范，編寫研發(fā)過(guò)程的技術(shù)文檔。任職要求:1.具有豐富的FPGA/CPLD設(shè)計(jì)和實(shí)現(xiàn)的專業(yè)知識(shí)和...
-
企
FPGA工程師
11-17萬(wàn) | 濟(jì)南市 | 本科 | 1-3年
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
崗位職責(zé)描述1.負(fù)責(zé)FPGA功能模塊方案設(shè)計(jì)；2.負(fù)責(zé)FPGA軟件代碼編寫、模塊設(shè)計(jì)及仿真；3.負(fù)責(zé)歸檔FPGA開(kāi)發(fā)的方案、設(shè)計(jì)、測(cè)試、使用文檔。任職資格1、本科及以上學(xué)歷，通訊專業(yè)、電子信息或者自動(dòng)化專業(yè)2、FPGA，CPLD開(kāi)發(fā)3年以上工作經(jīng)驗(yàn)3、了解常用元器件基本...
-
企
職責(zé)描述：1、負(fù)責(zé)FPGA開(kāi)發(fā)、仿真及調(diào)試，能分析并解決開(kāi)發(fā)過(guò)程中的實(shí)際問(wèn)題。2、基于FPGA的圖像處理算法設(shè)計(jì)與驗(yàn)證。3、配合軟硬件同事完成相關(guān)工作。4、撰寫相關(guān)文檔。任職要求：1、通信、電子、計(jì)算機(jī)、自動(dòng)化等相關(guān)專業(yè)，本科以上學(xué)歷，三年以上FPGA開(kāi)發(fā)工作經(jīng)驗(yàn)。2、...
-
企
職位描述：1、與市場(chǎng)人員或客戶進(jìn)行溝通，對(duì)驅(qū)動(dòng)、底軟的功能和接口定義進(jìn)行規(guī)劃；2、開(kāi)發(fā)FPGA上的驅(qū)動(dòng)及底軟，主要涉及高速總線/網(wǎng)絡(luò)協(xié)議的配置、調(diào)試和封裝；2、承擔(dān)SoC的硬件設(shè)計(jì)和通信協(xié)議開(kāi)發(fā)、封裝；3、參與客戶現(xiàn)場(chǎng)的調(diào)試工作，對(duì)調(diào)試現(xiàn)場(chǎng)出現(xiàn)的問(wèn)題能夠進(jìn)行總結(jié)，并向客...
